Google und AMD: Hybrid-TPUs für Cloud-KI-Rechenzentren

Stellen Sie sich ein zukünftiges Google-Rechenzentrum vor, in dem maßgeschneiderte KI-Beschleuniger Seite an Seite mit leistungsstarken AMD-Kernen stehen. Merkwürdig? Vielleicht. Strategisch? Auf jeden Fall.

Marktgerüchte, die in einer SemiAnalysis-Notiz auftauchten, besagen, dass Google mit AMD an einem der Modelle seiner zehnten TPU-Generation arbeitet. Sollte das stimmen, wäre dies AMDs erster größerer Vorstoß in ein kundenspezifisches KI-ASIC-Projekt dieser Größenordnung. Ziel ist nicht, dem Chiphersteller das komplette TPU-Gesamtdesign zu übergeben; vielmehr soll AMDs IP- und Verpackungs-Know-how in eine Hybridarchitektur einfließen, die eine neue Klasse von Workloads bewältigen kann.

Dies wäre AMDs erste größere Partnerschaft mit Google für kundenspezifische KI-Chips.

Warum jetzt AMD ins Spiel bringen? Die Antwort liegt in der Entwicklung der KI. Moderne Modelle verlangen zunehmend mehr als reine Matrixberechnungen. Sie benötigen vielseitige allgemeine Rechenleistung neben Beschleunigern - etwa Reinforcement-Learning-Schleifen, Orchestrierung auf Betriebssystemebene und komplexe Schlussfolgerungsaufgaben, die nicht vollständig an Tensor-Beschleuniger ausgelagert werden können. Die direkte Integration von AMD-CPU-Kernen in das TPU-Gehäuse würde Google die Flexibilität geben, solche gemischten Workloads mit geringerer Latenz und engerer Integration auszuführen.

AMDs Stärken sind deutlich: fortschrittliche Verpackungstechnologien wie SoIC, ein umfangreicher Patentbestand und ausgereifte CPU-Architekturen. Diese Vorteile zählen, wenn man Dies stapelt, hochbandbreitige Verbindungen routet und versucht, jede Spur an Leistung und Energieeffizienz aus einem einzelnen Gehäuse herauszuholen. Google entwirft bereits einen Großteil seiner Beschleunigerarchitektur und hat in früheren TPU-Generationen historisch mit Broadcom zusammengearbeitet. Dieses Mal wirkt das Vorgehen jedoch wie eine Verbindung aus kundenspezifischen Beschleunigern und einem gewichtigen CPU-Zulieferer.

Erwarten Sie nicht, dass AMD zur Hauptarchitektin für TPU-Inferenz- oder Trainingsvarianten umfunktioniert wird. Wahrscheinlicher ist, dass Google programmierbare Logikblöcke, maßgeschneiderte Interconnects und Verpackungs-Know-how benötigt, die ein großer CPU-Anbieter liefern kann - also Dinge, die über reines Beschleunigerdesign hinausgehen. In der Praxis bedeutet das Hybridchips, in denen spezialisierte Tensor-Einheiten neben allgemeinen Kernen koexistieren, die Kontrolle, Ablaufplanung und die unordentlichen Aspekte realer KI-Workloads übernehmen.

Es gibt Präzedenzfälle in Googles Serverentwicklung. Jüngste Bereitstellungen des TPU 8i paaren Beschleuniger mit Googles eigenem Axion-Prozessor, während ältere Konfigurationen auf gemeinsam genutzte Intel-Xeon-CPUs über mehrere Beschleuniger hinweg setzten. Der Trend über Generationen ging zu mehr lokaler Rechenleistung pro Beschleuniger, was erklärt, warum die Integration von AMD-Kernen attraktiv sein könnte.

Für Cloud-Kunden sind die Folgen praktisch: weniger chipübergreifende Sprünge, besserer Durchsatz für Reinforcement-Learning-Pipelines und potenziell neue Bereitstellungsmuster für latenzsensitive Dienste. Für AMD ist es eine Chance, Verpackungs- und Fähigkeiten in heterogener Integration in einem Bereich zu demonstrieren, der lange von maßgeschneiderten ASIC-Teams dominiert wurde.

In jedem Fall würde diese Partnerschaft, falls sie zustande kommt, einen Wandel darin unterstreichen, wie Hyperscaler über kundenspezifisches Silizium denken: nicht nur schnellere Matrixberechnungen, sondern engere Ökosysteme vielfältiger Rechenelemente, die im Zusammenspiel arbeiten. Beobachten Sie diesen Bereich; das nächste Jahrzehnt der Cloud-KI könnte weniger wie ein einzelner Motor und mehr wie ein Orchester klingen, das sich einstimmt.