Intel reorganisiert sich für kundenspezifische ASICs

Intel stellt sich neu auf, um zum bevorzugten Partner für kundenspezifische Chips zu werden. Das Unternehmen baut interne Bürokratie ab, erschließt neue Produktkategorien auf Basis fortschrittlicher Prozessknoten und nimmt den boomenden ASIC-Markt ins Visier. Zugleich treibt Intel Packaging- und Speichertechnologien voran und holt erfahrene Branchenmanager ins Unternehmen, um diese Pläne schneller umzusetzen.

Führungswechsel und ASIC-Strategie

Intel hat Din Jarnak, einen ehemaligen Marvell-Manager, eingestellt. Damit verstärkt das Unternehmen unter CEO Lip-Bu Tan seinen Vorstoß in das ASIC-Design und kundenspezifische Silizium-Services. Branchenanalyst Jack Gold zufolge hat Intel Jarnak vermutlich geholt, um die Aufträge zu gewinnen, die für einen Ausbau der Präsenz im ASIC-Markt nötig sind.

Gold ergänzte: "Marvell entwickelt Chips; daher nehme ich an, dass Jarnak den Prozess gut versteht – insbesondere die Unterschiede zwischen der Arbeit in einem Chipdesign-Unternehmen und bei einem Unternehmen wie Intel, das Chips sowohl entwickelt als auch selbst fertigt."

Der ASIC-Markt ist in den vergangenen Jahren stark gewachsen. Dazu beigetragen haben Cloud- und KI-Anbieter ebenso wie etablierte Siliziumlieferanten. Zu den gemeldeten Kooperationen zählen:

• Google entwickelt TPU-Chips gemeinsam mit Broadcom, Marvell und MediaTek.
• Amazon entwickelt Trainium-Chips mit Marvell.
• Microsoft entwickelt Maia-KI-Beschleuniger mit OpenAI, Marvell und Broadcom.
• OpenAI stellte den Jalapeno-Beschleuniger gemeinsam mit Broadcom vor.
• Anthropic entwickelt Berichten zufolge ein ASIC mit Broadcom und Samsung.

Intel hat in diesem Bereich bereits einige Erfolge vermeldet. Im Juli kündigte das Unternehmen eine Vereinbarung zur Entwicklung und Fertigung eines Sicherheitsprozessors der nächsten Generation für Fortinet an. Dieser ist für Firewalls mit hohem Durchsatz und Sicherheitsinfrastrukturen vorgesehen. CFO David Zinsner sagte Investoren im Juli, dass Intels ASIC-Geschäft derzeit auf eine Jahresrate von nahezu 2 Milliarden US-Dollar komme und in nicht allzu ferner Zukunft auf rund 4 Milliarden US-Dollar wachsen könnte.

Foveros-Packaging und eine mögliche Nvidia-Chance

Aktuelle Berichte deuten darauf hin, dass Nvidia 2028 möglicherweise Intels fortschrittliche Foveros-Packaging-Technologie einsetzen wird. Sollte es dazu kommen, wäre dies für Intel eine bedeutende kommerzielle Chance. Foveros ermöglicht echtes dreidimensionales Stapeln aktiver Dies. Diese lassen sich Face-to-Face oder Back-to-Back direkt auf einem Basis-Die oder einer Interposer-Schicht platzieren. Das ermöglicht eine sehr hohe Verbindungsdichte und kürzere vertikale Signalwege, was die Latenz senkt. Das Verfahren basiert auf hybriden Kupfer-zu-Kupfer-Verbindungen.

Foveros gilt als Weiterentwicklung von Intels EMIB-Ansatz. EMIB verbindet mehrere kleinere Silizium-Chiplets innerhalb eines Packages über kleine Siliziumbrücken, die in das organische Package-Substrat eingebettet sind. Hochdichte Verbindungen konzentrieren sich dabei auf die Bereiche, in denen die Chiplets auf die Siliziumbrücke treffen. EMIB-T erweitert dieses Konzept, indem Through-Silicon Vias (TSVs) direkt in die Siliziumbrücken integriert werden. Diese vertikalen Verbindungen ermöglichen es, Strom und Hochgeschwindigkeitssignale von der Unterseite des Packages durch die Siliziumbrücke zu Prozessoren oder Speicher in den oberen Schichten zu führen. Dadurch wird dreidimensionales Die-Stacking möglich.

Speicherforschung und neue Führungskräfte

Auch bei Speichertechnologien macht Intel im Stillen Fortschritte und arbeitet an Projekten wie XBM und Z-Angle Memory, kurz ZAM. ZAM wird als 3D-gestapelte DRAM-Architektur beschrieben, die herkömmliche Through-Silicon Vias durch schräge beziehungsweise abgewinkelte Verbindungen ersetzt. Diese Geometrie schafft eine zentrale thermische Säule für eine bessere Wärmeableitung, nutzt hybride Kupfer-zu-Kupfer-Verbindungen und verzichtet zugunsten einer höheren Dichte auf traditionelle Kondensatoren.

Bei seiner jüngsten Finanzveranstaltung verwies Intel ausdrücklich auf die Einstellung von Sho-Chi Li, der ehemaligen CEO von SK hynix. Das deutet darauf hin, dass die Speicherambitionen des Unternehmens Teil eines umfassenderen Plans sein könnten, fortschrittliche Geschäftsbereiche auszubauen und die Fertigungskapazitäten zu stärken. CEO Lip-Bu Tan setzt wiederholt auf erfahrene externe Führungskräfte in Schlüsselpositionen. Damit will er sich von Intels traditionellem Modell interner Beförderungen lösen und organisatorische Veränderungen beschleunigen.